asimètric retard en autobús d'alta velocitat

[MZanders]

M'estic quedant un 66MHz (15ns període) d'autobusos que hi ha a alguns dels dispositius d'interfície.Alguns tenen més aviat lent pel que fa als requisits de configuració de la direcció i nrd / NWR a NCS temps.
Per tant: la vora de la caiguda de nrd i NWR hauria demorar al voltant d'un cicle de rellotge, però l'augment de la vora dret ha de romandre on està ara (només 2NS marge).
Alguna idea?Vaig començar a pensar en posar algunes flipflop existeix però no puc fer-ho bé ...

 

[brmadhukar]

Hola,
No una simple divisió per dos del circuit de treball?
BRM

 

[MZanders]

Em temo
que no
si la divisió només nrd línia 2, les formes d'ona són totalment desordenats i res de treball.Dividint la totalitat de les línies d'autobús per dos exigiria, per exemple, dues accions per a cada operació ...si alguna vegada les obres en tots els