L
lawrence_idol
Guest
Hola a tots els experts,
només sóc un principiant a fer FPGA ..
Tinc un gran interès en fer del projecte FPGA en el meu últim any B (ENG) ..
Im a punt de fer un operador aritmètic com el processador DSP simple de filtrar el soroll ..
2 de la senyal d'entrada introdueix en ADC (ona sinusoïdal 5volt o so 3volt Noise)
llavors s'han sumador uno de 8 bits per resumir 2 de la senyal.
Després de tot l'aritmètica podria actuar com a filtre FIR o IIR
per a filtrar el senyal de soroll ..
finalista 8V obtenir la transferència de senyal pura a la DAC ..Fora del punt final posat aquí
Im usant Altera UP-1 i UP-2 a bord que continguen MAX7000s & flex10K
Podria algú ajudar-me.Li estaria molt agraït si algú podria compartir els seus coneixements amb mi ..
Aquests són la imatge il lustrar el meu projecte.<img src="http://images.elektroda.net/21_1159103111_thumb.jpg" border="0" alt="ALTERA UP-1 UP-2 require knowledge to make dsp processor" title="ALTERA UP-1 UP-2 requereix de coneixements per fer processador DSP"/>
només sóc un principiant a fer FPGA ..
Tinc un gran interès en fer del projecte FPGA en el meu últim any B (ENG) ..
Im a punt de fer un operador aritmètic com el processador DSP simple de filtrar el soroll ..
2 de la senyal d'entrada introdueix en ADC (ona sinusoïdal 5volt o so 3volt Noise)
llavors s'han sumador uno de 8 bits per resumir 2 de la senyal.
Després de tot l'aritmètica podria actuar com a filtre FIR o IIR
per a filtrar el senyal de soroll ..
finalista 8V obtenir la transferència de senyal pura a la DAC ..Fora del punt final posat aquí
Im usant Altera UP-1 i UP-2 a bord que continguen MAX7000s & flex10K
Podria algú ajudar-me.Li estaria molt agraït si algú podria compartir els seus coneixements amb mi ..
Aquests són la imatge il lustrar el meu projecte.<img src="http://images.elektroda.net/21_1159103111_thumb.jpg" border="0" alt="ALTERA UP-1 UP-2 require knowledge to make dsp processor" title="ALTERA UP-1 UP-2 requereix de coneixements per fer processador DSP"/>