Ús de DSP per a la mesura de fase de la portadora

[biff44]

Jo no sóc un tipus DSP per qualsevol mitjà.Però tinc un problema que podria resoldre millor per un xip DSP.Si tinc un senyal FI, diguem a 10 MHz portador no modulada, i vull calcular la seva fase d'una resolució de 0,1 graus, com he de processar-lo.En altres paraules, quin tipus de rellotge ADC, quants bits en l'ADC, i quantes mostres del senyal de 10 MHz hauria de prendre per arribar a aquesta resolució.

Vaig tenir que algú em digui que puc utilitzar un Downconverter digital (DDC) per multiplicar la meva resolució de fase per un factor de 100.

He de prendre mostres suficients per calcular la fase, i després molt ràpidament saltar a una nova senyal, i fer-ho tot de nou.Em pregunto quant de temps necessito per viure (quantes mostres ADC) a cada senyal per obtenir la resposta.

 

[FVM]

Potser altres membres del fòrum pot donar una resposta teòrica profunda.Prefereixo suggerir alguns arguments d'un disseny possible.

- Filtre de pas baix de la senyal d'entrada per sota del 2 * fc
- ADC presa de mostres en 4 * FC, 10-14 bits
- Jo vectorial / processament del senyal Q

El temps de mesura mínim depèn principalment de la senyal i el soroll ADC, es pot estimar utilitzant el model esbossat per sobre de processament de senyals.

Com que no és una condició important, encara que s'esmenta, quina és la fase de referència per a la mesura?Si és un senyal de referència fixa de 10 MHz, la resolució pot ser més probable és que la millora de la fase de tancament de l'ADC a la referència.Les fluctuacions de rellotge ADC és un paràmetre crític.ADC recents per exemple, 0,5 ps jitter RMS, que serà força difícil proporcionar un rellotge de puresa equivalent.

 

[biff44]

De R vectorials / processament del senyal Q, suposo que vol dir que el I / Q es genera després de l'ADC?

La forma en què ho estem fent ara és un enfocament no DSP, amb un I RF / mesclador de Q, amb el jo i el Q alimentat com a senyals de vídeo en dues de ADC.Estem cansats de viure amb el DC offset i I / Q, de pla les distorsions d'un I RF / mesclador de Q!

 

[FVM]

Sí vull dir I / Q de processament després de ADC.També de dos canals de ADC de quadratura de mostreig seria una solució, però és més interessant a freqüències més altes d'entrada, que no permeten fàcilment sobremostreig.
baseband ADC processing would be the method to avoid high speed DSP hardware.

De quadratura Devices barreja i lent
de transformació ADC banda seria el mètode per evitar l'alta velocitat de DSP de maquinari.És la forma més utilitzada en els instruments tradicionals de VNA.Com una avantatge evident, no està limitat per ADC o la velocitat de DSP.Crec però, que per a una freqüència més baixa de 10 MHz companyia, digitalització directa significa menys esforç i millor rendiment.

 

[fontp]

biff44 va escriure:

Jo no sóc un tipus DSP per qualsevol mitjà.
Però tinc un problema que podria resoldre millor per un xip DSP.
Si tinc un senyal FI, diguem a 10 MHz portador no modulada, i vull calcular la seva fase d'una resolució de 0,1 graus, com he de processar-lo.
En altres paraules, quin tipus de rellotge ADC, quants bits en l'ADC, i quantes mostres del senyal de 10 MHz hauria de prendre per arribar a aquesta resolució.Vaig tenir que algú em digui que puc utilitzar un Downconverter digital (DDC) per multiplicar la meva resolució de fase per un factor de 100.He de prendre mostres suficients per calcular la fase, i després molt ràpidament saltar a un nou senyal, i fer-ho tot de nou.
Em pregunto quant de temps necessito per viure (quantes mostres ADC) a cada senyal per obtenir la resposta.