| Autor | Missatge |
|---|
Pratibha MD
Antiguitat: 01 de marzo 2007
Posts: 221
Ajudat: 148
|  17 març 2009 13:50 Sync o async disseny? | | |
|
| És sincrònica o asincrònica disseny preferit?
Plz de motivació. El disseny de Async sol inferir per un pestell en el disseny de FPGA, mentre que el disseny de sincronització d'un fracàs.
Aleshores, quina és la millor idea de dissenyar? |
|
| Tornar al principi | |
 |
khamitkar.ravikant
Antiguitat: 15 juliol 2008
Posts: 228
Ajudat: 114
Ubicació: Índia
| 17 març 2009 14:37 Sync o async disseny? | | |
|
| sempre és millor tenir sincronització. disseny com la producció flip flop amb un determinat temps són predictibles i la occur esdeveniments en els esdeveniments de rellotge així que sempre és millor utilitzar sincronització. dissenyar.
si u va per asíncrona. el disseny aleshores el rendiment de FPGA obtenir hamperd i U no obtindrà millors resultats.
si u voleu comprovar el Xilinx fins i tot se val la mateixa advertència a l'ús de la llengua o plantilles.
o pot anar a Xilinx ISE Edita -> plantilles d'idioma -> VHDL -> síntesi de la construcció -> Exemple de codificació -> i després o pot comprovar qualsevol dels exemples que es sincronització. o asíncrona.
Xilinx donarà avís sobre asíncrona. dissenys.
comprovar que. |
|
| Tornar al principi | |
|
Google
AdSense
| 17 març 2009 14:37 Anuncis | | |
|
|
|
|
| Tornar al principi | |
|
Pratibha MD
Antiguitat: 01 de marzo 2007
Posts: 221
Ajudat: 148
| Març 18, 2009 6:25 Re: sync o async disseny? | | |
|
| En primer lloc vull donar les gràcies per la resposta.
He intentat una Flip flop D asincrònica en ISE. Però no he tingut cap advertència. Estic usant ISE 9,1
Pot vostè plz suggerir com puc aprendre anàlisi temporals en el disseny final del front? Em refereixo a les eines d'avaluació de la versió? |
|
| Tornar al principi | |
|
radix
Antiguitat: 23 juliol 2002
Posts: 157
Va ajudar a: 5
| 18 març 2009 21:11 Re: sync o async disseny? | | |
|
| Pratibha MD,
Què és un asincrònics flip-flop en VHDL / Verilog?
Un flip-flop és el que realment fa que un disseny síncron, ja que és un element sincronitzades. Altres circuits digitals, com ara AND, OR, XOR, i muxes són dispositius asincrònics però flops i els comptadors de canvi en les vores de rellotge i capturar l'estat dels dispositius asincrònics altres.
És possible que vulgueu prendre un llibre sobre disseny digital per obtenir familiaritzat amb alguns dels conceptes. Veritablement disseny asíncron se suposa que és una alternativa d'energia encara més baix per al disseny de sincronització ja que no tenen lliure funcionament rellotges.
La majoria dels dissenys en FPGAs / ASIC són dissenys de sincronització. O almenys tractar de ser! 
Radix |
|
| Tornar al principi | |
|
