electrònica fòrum

Regles | Enviaments recents | RSS tema | Cercar | Registre | Entrar

de rellotge i la recuperació de dades


Post new topic Reply to topic EDAboard.com Fòrums de discussió -> PLD, SPLD, GAL, CPLD, FPGA Design - Recuperació> rellotge i dades
Autor Missatge
vinod_g



Antiguitat: 29 novembre 2006
Missatges: 72
Ajudat: 6


Post Desembre 30, 2008 7:10

de rellotge i la recuperació de dades


Necessito QDR (del rellotge i la recuperació de dades) del mòdul. Està ja disponible en FPGA o hem de dissenyar?
Tornar al principi
ducn



Antiguitat: 19 gener 2006
Missatges: 16


Post 06 de enero 2009 5:06

Re: rellotge i de la recuperació de dades


Estic familiaritzat amb Xilinx, així que no tinc idea d'altres famílies, però crec que són exactament el mateix. En Xilinx, el CDR no és part integral, però, per sort hi ha algunes notes App, com ara: xapp224, xapp250, xapp868, ... molt usuful per a aplicacions de CDR. També, vostè pot consultar a Internet amb Google, hi ha un munt d'informació per a vostè

Espero que això ajudi,
Tornar al principi
Google
AdSense
Google Adsense




Post 06 de enero 2009 5:06

Anuncis




Tornar al principi
amitjagtap



Antiguitat: 10 gener 2007
Posts: 124
Ajudat: 6


Post 23 gener 2009 11:53

de rellotge i la recuperació de dades


hola
En alguns QDR FPGA hi és. A Xilinx FPGA gerents de rellotge són allà. U pot dissenyar un simple n clk de recuperació de dades mitjançant circuits detector de vores i de mesura de freqüència d'alta ....
Tornar al principi
Versió en àrab Versió búlgara Versió en català Versió txeca Versió danesa Versió alemanya Versió grega Versió Anglès Versió en espanyol Versió finlandesa Versió francesa Versió hindi Versió croat Versió indonèsia Versió italiana Versió hebrea Versió en japonès Versió coreana Versió lituana Versió letona Versió neerlandesa Versió noruega Versió polonesa Versió en portuguès Versió romanesa Versió russa Versió eslovaca Versió eslovena Versió sèrbia Versió sueca Versió en tagal Versió d'Ucraïna Versió en vietnamita Versió en xinès
Post new topic Reply to topic EDAboard.com Fòrums de discussió -> PLD, SPLD, GAL, CPLD, FPGA Design - Recuperació> rellotge i dades
Pàgina 1 de 1

subj

text

Totes les hores són GMT 1 Hora
Temes similars:
CLOCK i recuperació de dades? (9)
Del rellotge i la recuperació de dades (7)
Rellotge i circuit de recuperació de dades (10)
Sobre el rellotge i la velocitat de recuperació (4)
Pregunta sobre el rellotge i la recuperació de les dades, gràcies. (3)
Del rellotge i la recuperació de dades de connexió en sèrie (4)
Com implimente un CDR (rellotge i de la recuperació de dades) els circuits. (8)
....? Rellotge de recuperació de dades (5)
Rellotge de Recuperació de Dades (3)
rellotge de recuperació de dades (1)


Abús | | Administrador | | Moderadors | | Suport a nosaltres | | Mapa del lloc
RSS tema