| Autor | Missatge |
|---|
ushisna
Antiguitat: 06 de agosto 2008
Missatges: 9
|  19 agost 2008 12:37 Síncrona i asíncrona | | |
|
| | Quina és la diferència entre SRAM asíncrones i síncrones? |
|
| Tornar al principi | |
 |
ckshivaram
Antiguitat: 21 abril 2008
Posts: 331
Ajudat: 23
Ubicació: Índia
| Agost 20, 2008 1:59 Re: síncrona i asíncrona | | |
|
| 1. Asincrònics i sincrònics es refereix a si els mòduls SRAM han sincronitzat les seves comunicacions per a que coincideixi amb el processador (síncron = "estem en sintonia amb el processador", asincrònica = "no estem en sintonia amb el processador").
"Asynchronous" SRAM pot introduir estats d'espera en les transferències de dades.
2. SRAM pot ser síncrona o asíncrona. Asynchronous SRAM no depèn de la freqüència de rellotge de la CPU, mentre que SRAM síncrona es sincronitza amb la velocitat de rellotge de la CPU.
De disseny de memòria 3.Synchronous ofereix diversos avantatges sobre
de disseny asíncron de memòria. Simplificació de requisits de temps permeten
sincrònic de memòria per a funcionar a freqüències molt més altes, el que
gran ample de banda de memòria. Funcionament sincrònic no és propens a errors
perquè els senyals estan registrats a les vores del rellotge, la simplificació del disseny
procés. Una escriptura a habilitar el circuit de control no és necessari perquè la memòria de
bloc de control de la generació d'escriure estroboscòpics, l'estalvi en l'ús de recursos i la
la simplificació del disseny. A més, consumeix memòria síncrona
mica d'energia de reserva.
mentre que la memòria asíncrona requereix que es crea un
manera escriptura circuit de control per generar un pols cada vegada que una escriptura
es produeix l'operació. Ha de tenir en compte la direcció i escriure el programa d'instal lació temps de retenció
i les dades de configuració i el temps de retenció en l'ascens i descens vora de l'escriptura
permetre el pols. El mode escriptura ha de canviar en cada operació d'escriptura, com
la direcció no pot canviar mentre que el mode escriptura està actiu. |
|
| Tornar al principi | |
|
insrusingh
Antiguitat: 08 de julio 2008
Missatges: 16
| Agost 20, 2008 5:21 Síncrona i asíncrona | | |
|
| | Síncron vol dir que sempre hi ha rellotge areference el que les dades i addressss es mostra només en la sortida i la caiguda de les vores de la clocks.When parlem del circuit asíncron que fa mostra en ascens i descens edge.obviosly asnchronous són més ràpids que circuit síncron. |
|
| Tornar al principi | |
|
ushisna
Antiguitat: 06 de agosto 2008
Missatges: 9
| Agost 21, 2008 7:49 Re: síncrona i asíncrona | | |
|
| Una escriptura a habilitar el circuit de control? Podria vostè per us plau, deixa'm entendre aquest point.I no podia aconseguir exactament aquest terme? Pot vostè explicar breument?  |
|
| Tornar al principi | |
|
Google
AdSense
| Agost 21, 2008 7:49 Anuncis | | |
|
|
|
|
| Tornar al principi | |
|
ckshivaram
Antiguitat: 21 abril 2008
Posts: 331
Ajudat: 23
Ubicació: Índia
| Agost 21, 2008 8:20 Re: síncrona i asíncrona | | |
|
| Un circuit programable s'utilitza per modificar el mode escriptura del senyal utilitzada per RAM estàtica en la memòria cau dels sistemes basats en ordinadors personals. Més concretament, el circuit programable s'utilitza per retardar o no retardar la vora de sortida de la memòria cau de manera escriptura (CWE) els senyals en memòria dels sistemes basats en ordinadors personals el que permet el sistema per donar cabuda a una pluralitat de dispositius de microprocessadors.
A SRAM síncrona que comprèn un nucli de SRAM amb una àmplia memòria d'una pluralitat de bytes, que té una pluralitat de bytes escriure controladors, amb amplificadors de sentit, i amb I / O buffers, una pluralitat de bytes, respectivament, escrigui els registres connectat a escriure controladors, la byte escriure registres activar selectivament byte corresponent escriure controladors per introduir dades a la taula de memòria durant una operació d'escriptura, una pluralitat d'entrades de dades organitzades en octets, un byte escriure entrada d'habilitació, una pluralitat de bytes escriure entrades, i permetrà escriure byte circuit que connecta el byte escriure entrades i escriure el byte d'entrada per permetre el byte escriure registres i selectiva causant bytes individuals de les entrades de dades siguin escrits en el nucli POWER quan un determinat nivell lògic afirmat és present en el byte d'escriure permetre l'entrada i també en funció de les afirmacions el nivell lògic en el byte d'escriure entrades individuals.
si vostè no entén si us plau no torni. Crec que la primera part és simple i fàcil d'entendre. |
|
| Tornar al principi | |
|
