electrònica fòrum

Regles | Enviaments recents | RSS tema | Cercar | Registre | Entrar

com suprimir fora 0.1uF xip en el xip PIC regulador de tensió


Post new topic Reply to topic EDAboard.com Fòrums de discussió -> Analog Circuit Design -> Com suprimir el descompte 0.1uF xip en el xip PIC regulador de tensió
Autor Missatge
girih192002



Antiguitat: 04 de agosto 2007
Publicacions: 19


Post 26 octubre 2007 13:38

on-chip PIC


He LDO disseny del regulador de voltatge de 1.5V per a l'oferta regulada amb 40 mA de corrent de sortida màx. Però tinc problemes quan em connecto amb el meu LDO aquest mòdul de xip d'altres. està donant oscilliatig sortida regulada de tensió de 1,5 V amb I level.while contactar 0.1uF condensador. és a dir, fora de xip que està treballant bé. la cosa és que no puc connectar 0.1uF fora chip.beacause, he d'aquest mòdul de disseny amb el mòdul de disseny.
aixada vaig a superar aquest problema ..... ? qualsevol òrgan vaig saber llavors per favor hágamelo saber ..
Tornar al principi
Google
AdSense
Google Adsense




Post 26 octubre 2007 13:38

Anuncis




Tornar al principi
aryajur



Antiguitat: 23 octubre 2004
Posts: 689
Ajudat: 73
Ubicació: Sunnyvale, EUA


Post 27 octubre 2007 10:04

Llic en xip


Vostè necessita trobar una manera de compensar el regulador en una millor manera. La manera de compensar tot dependrà del tipus de topologia que està utilitzant. Tots els títols de disseny IC Devices parla molt de la indemnització, en cas contrari pot publicar la seva topologia d'aquí i podem discutir i provar els sistemes d'indemnització.
Tornar al principi
girih192002



Antiguitat: 04 de agosto 2007
Publicacions: 19


Post 27 octubre 2007 14:21

el regulador de LDO xip


Gràcies per comentari.

aquí, he d'adjuntar meu arxiu de disseny dels POT. Realment o pot ser sóc incapaç d'entendre el concepte de la RSE i la forma de compensar el circuit. Així que vostès si us plau m'ajudi a resoldre aquests problemes. He guany de bucle obert al voltant de 55 dB guany de bucle i tancament és al voltant de 7 dB. Si us plau, deixa'm know.band tensió de referència bretxa és de 0,9 volts i tensió d'alimentació és 2.2volts.


Malauradament, cal iniciar una sessió per veure aquest arxiu adjunt

Tornar al principi
hung_wai_ming@hotmail.com



Antiguitat: 05 de enero 2004
Posts: 376
Ajudat: 39


Post 27 octubre 2007 14:30

pol dominant NMOS regulador de la indemnització


Utilitza PMOS de sortida. Es requereix sempre un límit de sortida per a la compensació pol dominant, de manera que el seu disseny és ja fracassar en el seu enfocament.
Vostè ha d'utilitzar la compensació de tapa Miller perquè l'amplificador és el pol dominant de manera que necessita menys de la PAC per a la producció, o U NMOS utilitzar com a sortida per allunyar-se encara més el pol de producció en la producció. Definitivament, el seu disseny serà probablement no
Tornar al principi
watersky



Antiguitat: 20 agost 2004
Posts: 78
Ajudat: 2


Post 27 octubre 2007 14:34

OGP disseny de regulador de voltatge


Crec que el seu circuit equivalent no és correcta. El xip d'un altre no és 0.1uF quan funciona, o necessita més actual.
Tornar al principi
girih192002



Antiguitat: 04 de agosto 2007
Publicacions: 19


Post Octubre 29, 2007 6:58

indemnització op regulador


hung_wai_ming (at) hotmail.com va escriure:
Utilitza PMOS de sortida. Es requereix sempre un límit de sortida per a la compensació pol dominant, de manera que el seu disseny és ja fracassar en el seu enfocament.
Vostè ha d'utilitzar la compensació de tapa Miller perquè l'amplificador és el pol dominant de manera que necessita menys de la PAC per a la producció, o U NMOS utilitzar com a sortida per allunyar-se encara més el pol de producció en la producció. Definitivament, el seu disseny serà probablement no



Hola,
Pot vostè dir com he de fer les coses per compensar el circuit. jo realment no pot entendre el concepte de compensació moliner i el pol dominant. així, nois em poden ajudar a fer això ..? Estic llegint concepte de compensació Miller ..
Tornar al principi
Qutang



Antiguitat: 25 octubre 2004
Posts: 315
Ajudat: 6


Post Octubre 29, 2007 9:31

Com fer que el seu perfil de nou a 0,1


res de la seva xarxa per tal de baixa.
Tornar al principi
hung_wai_ming@hotmail.com



Antiguitat: 05 de enero 2004
Posts: 376
Ajudat: 39


Post 29 octubre 2007 11:54

com suprimir fora 0.1uF xip en el xip PIC regulador de tensió


Per ser sincer, el seu disseny és un disseny conceptual, amb valors de resistència molt petit de vots (460/500), una gran corrent i cap camí desactivar, amb grans pèrdues a la fi. La seva PMOS de sortida és massa petit (W / L = 90u/0.13u), com pot oferir o 40MA, però encara pot saturar la seva PMOS? No puc creure que
Vostè SRAM utilitza l = 0.13u, per què? No ho veig malament?
Ha 100ohm connectat en sèrie amb tapa = 10p, per què? Es crea una ona gran!
I 10p per compensar la poli? Com és que, massa petit!
Bàsicament, m'agradaria examinar aquest és un disseny totalment errònia i ha d'oscil • lar. Did o simular la PM?
Tornar al principi
rajanarender_suram



Antiguitat: 20 gener 2006
Posts: 188
Ajudat: 15


Post Octubre 30, 2007 6:55

com suprimir fora 0.1uF xip en el xip PIC regulador de tensió


girih ..

Intenta utilitzar NMO passar element del seu disseny (etapa de sortida) en lloc de OGP (des OGP requereix tapa de sortida que es connecta de indemnització, mentre que doesnot NMOS), i compensar adequadament el seu SRAM
Tornar al principi
arghpok



Antiguitat: 13 febrer 2007
Missatges: 38
Va ajudar a: 1


Post 27 desembre 2007 18:07

Re: Com suprimir fora 0.1uF xip en el xip PIC tensió regul


Això és simplement no és possible. Estic totalment d'acord amb Huang. Si voleu font de 40 mA de corrent, la seva relació d'aspecte ha de ser 32000 / 1 aprox. Òbviament no la tenia. On és la teva tècnica de compensació? Només veig un amplificador d'error típic (no com un típic fet) fent servir una gorra de Miller, i després l'etapa de sortida. Aquestes resistències, depenent del corrent de repòs que desitgi i la zona es pot gastar en elements Onchip passiu, podria ser l'ordre de 100 ~ 500 kOhms.

Si canvieu d'element de passar per un NMOS o una configuració Darlington NPN, ja no estem parlant i LDO, sinó un regulador lineal amb gran deserció escolar i per tant effiency baixa.

Potser vostè hauria de llegir els llibres de gestió de l'energia primer i també fer una ullada a la base de dades IEEE.

PAU PER COLÒMBIA!
Tornar al principi
Versió en àrab Versió búlgara Versió en català Versió txeca Versió danesa Versió alemanya Versió grega Versió Anglès Versió en espanyol Versió finlandesa Versió francesa Versió hindi Versió croat Versió indonèsia Versió italiana Versió hebrea Versió en japonès Versió coreana Versió lituana Versió letona Versió neerlandesa Versió noruega Versió polonesa Versió en portuguès Versió romanesa Versió russa Versió eslovaca Versió eslovena Versió sèrbia Versió sueca Versió en tagal Versió d'Ucraïna Versió en vietnamita Versió en xinès
Post new topic Reply to topic EDAboard.com Fòrums de discussió -> Analog Circuit Design -> Com suprimir el descompte 0.1uF xip en el xip PIC regulador de tensió
Pàgina 1 de 1

subj

text

Totes les hores són GMT 1 Hora
Temes similars:
De referència sobre el PIC, sense off-xip de compensació (7)
Diferència en DECAPAT on-chip i off-chip DECAPAT?? (6)
Com utilitzar PLL per generar fora del circuit de rellotge xip divisor? (1)
vs regulador de voltatge LDO (6)
Com fer el treball de xips de baix voltatge de prova (2)
Regulador de voltatge LDO anàlisi transitori (4)
Com utilitzar MCU en el xip ADC per mesurar el voltatge negtive? (7)
Pregunta sobre PIC en el xip? (8)
Com poder de P & R / anells de terra per a un xip multi-voltatge? (4)
Quins són els tipus d'E / S fora dels pins xip? (2)


Abús | | Administrador | | Moderadors | | Suport a nosaltres | | Mapa del lloc
RSS tema