sincrònica i asincrònica

EDAboard.com Fòrums de discussió -> PLD, SPLD, GAL, CPLD, FPGA Design -> sincrònica i asincrònica

Autor

Missatge

s_vlsi

Antiguitat: 16 maig 2006
Missatges: 21

26 maig 2006 13:56 sincrònica i asincrònica

Pot algú dir-me la diferència entre el reinici sincrònica i aynsynchronous amb el codi verilog?
reset que hem d'anar trobar? Pregunta

Thanks & Regards

Tornar al principi

sree205

Antiguitat: 13 març 2006
Posts: 421
Ajudat: 30

Maig 27, 2006 8:40 sincrònica i asincrònica

o Per què no llegir el document sobre restableix per Cummings Clifford? aquest vincle té un paper en restableix, això ajudarà a la seva comprensió.

http://www.sunburst-design.com/papers/

Tornar al principi

louisnells

Antiguitat: 08 May 2006
Posts: 212
Ajudat: 13

27 maig 2006 13:27 Re: síncrona i asíncrona

En un reset síncron que està passant únicament quan el rellotge està actiu (ja sigui en curs o veu pols va VE). és a dir: s'ha de posar el senyal de reinici fins que el rellotge de mostres vora ell.
Però en restablir restablir asincrònica passa instantàniament.

Tornar al principi

zainmirza

Antiguitat: 24 desembre 2005
Posts: 134
Ajudat: 32
Localització: Islamabad

27 maig 2006 19:11 sincrònica i asincrònica

plz escriure també ABT és a dir, la transmissió síncrona i asíncrona de la transmissió.

Tornar al principi

Google
AdSense
Google Adsense

27 maig 2006 19:11 Anuncis

Tornar al principi

louisnells

Antiguitat: 08 May 2006
Posts: 212
Ajudat: 13

27 maig 2006 19:30 Re: síncrona i asíncrona

Si la transmissió és synchrounous hi haurà alguna senyal de referència (rellotge) que fa que els companys que participen en el pas de comunicació a l'uníson. La connexió ICSP del programador PIC a la LC és sincrònica, perquè no hi ha un rellotge de referència en ICSP.
En la transmissió asíncrona no hi haurà cap senyal refernce a tal. Per exemple RS232 cap senyal de rellotge a tots.

zainmirza va escriure:

plz escriure també ABT és a dir, la transmissió síncrona i asíncrona de la transmissió.

Tornar al principi

dsocer

Antiguitat: 04 de abril 2006
Missatges: 11

Maig 29, 2006 4:45 Re: síncrona i asíncrona

síncrons: sempre @ (clk posedge)
començar
if (RST == 0) ......
una altra cosa ..............
final

asincrònica: sempre @ (clk posedge o RST negedge)

Crec que és millor sincrònica en la majoria de les aplicacions.

Tornar al principi

sree205

Antiguitat: 13 març 2006
Posts: 421
Ajudat: 30

30 maig 2006 12:36 sincrònica i asincrònica

Funda d'obtenir una entrada asíncrona, la manera de fer que la sincronització sense metaestabilitat flop és duplicar l'entrada asincrònica i utilitzar la sortida del segon fracàs en el disseny.

El mateix mètode també s'aplica a un senyal que travessa d'un domini de rellotge a un altre.

Tornar al principi

shankarmit

Antiguitat: 22 juny 2005
Posts: 188
Va ajudar a: 8
Ubicació: Índia

30 maig 2006 14:13 Re: síncrona i asíncrona

He perdut la meva Asynchornous és independent del rellotge i restablir actuarà ..

utilitzar si reset = 1, llavors ..

elsif (alway (a) de rellotge) ..

En .. reset síncron només si el rellotge està activa (postive o negatiu) .. i restablir actuarà

if (alwy (a) clocl)
if (reset) ..

ho sento, no sóc bo en verilog .. o escriure d'aquesta manera ..

Records
Shankar

Tornar al principi

eelinker

Antiguitat: 12 febrer 2006
Posts: 571
Ajudat: 12
Ubicació: Pèrsia

Juliol 21, 2006 6:31 sincrònica i asincrònica

En el nom de ---
diferències registrades són:
1) asynchronus no té rellotge i sobre la base de les portes en lloc de retardar flip-flop.
2) asynchronus no és compatible amb eines de CAD, pel que no és prudent per al disseny asíncron.
3) Per a més informació sobre el disseny asíncron es refereixen a ASCnotes.pdf a la web.
records

Tornar al principi

vcnvcc

Antiguitat: 21 juliol 2006
Posts: 88
Va ajudar a: 1

Juliol 21, 2006 9:21 Re: síncrona i asíncrona

alguns punts sincronització restablir aprox. i asincrònica

1. He perdut la meva Asynch és ràpida en comparació amb la sincronització, requereix menys maquinari, requereix menys poder, però
el més probable és que en cas de violació calendari per al reajustament de Async.

Tornar al principi

bansalr

Antiguitat: 22 desembre 2005
Posts: 158
Ajudat: 13

21 juliol 2006 10:19 Re: síncrona i asíncrona

Plz anar a l'enllaç de sota per tenir més discussió sobre la sincronització asíncrona vs

http://www.deepchip.com/items/0396-01.html

Tornar al principi

kaustubhkhole

Antiguitat: 21 gener 2006
Posts: 102

23 juliol 2006 18:34 sincrònica i asincrònica

Rellotge i sense rellotge!
Aquesta és la definició més senzilla .....

Tornar al principi

Haytham

Antiguitat: 06 de junio 2004
Posts: 225
Ajudat: 14
Ubicació: Egipte

23 juliol 2006 21:53 Re: síncrona i asíncrona

Hola
Reset sincrònic significa el restabliment de la mostra amb la vora de rellotge (ja sigui pos o neg)
Si bé els mitjans per restablir Asynchronous restableix quan mai la condició de restauració es troba activa.
Una qüestió important en reset asíncron és que cal eliminar i synchrnously de l'entrada de reset del mòdul i es considera com una qüestió sobre la integració de sistemes.

Verilog la següent és correcta

Cita:

síncrons: sempre @ (posedge clk)
començar
if (RST == 0) ......
una altra cosa ..............
final

asincrònica: sempre @ (clk posedge o RST negedge)

Per disseny de circuits digitals, sempre fem servir el restabliment asynchrnous

Per a la transmissió síncrona significa que el senyal de rellotge es transfereix a les dades mentre que un asíncron vol dir que no hi ha informació de rellotge en absolut.

A la transmissió asynchrnous, el rellotge es torna a extreure dades de FOM mitjançant circuit CDR (rellotge de recuperació de dades) i després les dades es sincronitzen amb el rellotge de domini receptor amb 2 FF com a mínim

Gràcies

Tornar al principi