Regles | Enviaments recents | RSS tema | Cercar | Registre | Entrar

Rellotge i circuit de recuperació de dades de


Post new topic Reply to topic EDAboard.com Fòrums de discussió -> Analog Circuit Design -> Rellotge i circuit de recuperació de dades
Autor Missatge
xwcwc1234



Antiguitat: 21 juliol 2001
Posts: 316
Va ajudar a: 5


Post 08 de diciembre 2004 10:31

Rellotge i circuit de recuperació de dades de


Hola a tots,
Necessito dissenyar un rellotge de 10 MHz i el circuit de recuperació de dades. Qualsevol persona té algunes idees sobre aquest tema (inclou detector de fase, VCO i altres)?
Tornar al principi
lianming1



Antiguitat: 11 gener 2004
Posts: 45
Va ajudar a: 4


Post 09 de diciembre 2004 7:24

Rellotge i circuit de recuperació de dades de


Potser vostè pugui prendre mirada llibre de Razavi
Tornar al principi
xwcwc1234



Antiguitat: 21 juliol 2001
Posts: 316
Va ajudar a: 5


Post 09 de diciembre 2004 7:36

Re: Rellotge i circuit de recuperació de dades


Sí, he llegit el llibre de Razivi sobre aquest tema. Però, per a gairebé circuits CDR, no hi ha detector de freqüència té rang de captura d'ample. Aquest és el problema. El meu VCO sempre té una gran variació en virtut de les variacions del procés i el voltatge, temperatura, etc
Tornar al principi
sutapanaki



Antiguitat: 02 de noviembre 2001
Posts: 578
Ajudat: 33


Post 09 de diciembre 2004 22:34

Re: Rellotge i circuit de recuperació de dades


Les seves dades d'entrada s'ha forçat la velocitat a l'extrem del transmissor amb una certa freqüència que vostè ha de saber aproximadament - per exemple 10MHZ. Per què no bloquejar el VCO primer a un rellotge de 10MHZ regulars usant un PFD, etc bomba de càrrega com un PLL i després que hagi quedat després canviar a un detector de fase de rebre les seves dades reals i fer la recuperació. D'aquesta manera el seu VCO ja està oscil en una freqüència propera a la correcta i tot el que has de fer és capturar la fase pel que fa a les dades.
Tornar al principi
xwcwc1234



Antiguitat: 21 juliol 2001
Posts: 316
Va ajudar a: 5


Post Desembre 10, 2004 5:04

Re: Rellotge i circuit de recuperació de dades


Per desgràcia, el meu circuit no té entrada de PLL auxiluary de referència, de manera que no pot bloquejar el VCO en una freqüència coneguda. Estic buscant un circuit que pot ser utilitzat com PFD a CDR. Això és el que vull.
Tornar al principi
sutapanaki



Antiguitat: 02 de noviembre 2001
Posts: 578
Ajudat: 33


Post Desembre 10, 2004 7:59

Re: Rellotge i circuit de recuperació de dades


Llavors vostè probablement ha de saber que les dades (per exemple NRZ) no conté ENRGY en la freqüència de rellotge i és difícil d'usar com un somethink PFD per bloquejar a alguna cosa que no està allà. Has pensat en fer la detecció de vores per crear energia en la freqüència de rellotge?
Tornar al principi
Andy1



Antiguitat: 24 juliol 2004
Posts: 126
Ajudat: 2


Post Desembre 13, 2004 0:46

Re: Rellotge i circuit de recuperació de dades


Pot descriure més detalladament quin tipus de format de senyal d'entrada (NRZ, Manchester ...). No només han de bloquejar el rellotge per a l'oscil lador local, has de sintonitzar el senyal entrant també. Pot ser més complicat. Crec que hi ha CI que s'utilitza en Ethernet i l'aplicació d'internet que pot utilitzar.

Si us plau, consulteu el fitxer adjunt d'una idea bàsica.


Malauradament, cal iniciar una sessió per veure aquest arxiu adjunt

Tornar al principi
aicer



Antiguitat: 20 octubre 2004
Missatges: 7


Post 14 desembre 2004 17:01

Rellotge i circuit de recuperació de dades de


Suposo que la seva arquitectura són de doble bucle sense senyal de referència que necessita rellotge ... PD FD PC LPF & VCO .. Linear Phase PD és adequat per al seu disseny. Està bé per a la taxa de 10MHZ de dades, totes les habilitats de disseny es pot comprovar la papers.The anàlisi en llaç tancat de la part PD és similar a la PLL, una de les parts FD detector.Remember per comprovar la freqüència de rotació, el VCO necessitat de generar de discs fase (0 90 180 270 o 0 45 90 ... etc) a causa de la requirements.I FD suggereixen un paper sobre la part de productes alimentaris i begudes o "A 3.125 Gb / s del rellotge i la recuperació de les dades de circuit per al 10-GBase -LX4 Ethernet "(Autor: Shen-Iuan Liu et al.)
Tornar al principi
CDRCDR



Antiguitat: 15 febrer 2004
Missatges: 82
Ajudat: 2


Post 14 desembre 2004 21:24

Rellotge i circuit de recuperació de dades de


Recomano PFD Potbaker per al seu ús, en la qual el DFFs de doble fil s'utilitzen per a la construcció de la detecció de fase, premeu dues detecor fase (I / Q) construir una PFD.It no necessita referència de rellotge
Tornar al principi
Andy1



Antiguitat: 24 juliol 2004
Posts: 126
Ajudat: 2


Post Desembre 15, 2004 5:46

Re: Rellotge i circuit de recuperació de dades


Segueixo pensant que el terme "recuperació de rellotge" una mica enganyós, ja que, almenys en la majoria d'aplicació, no és sempre un rellotge local així que no hi ha necessitat de "recuperar el rellotge" de la web.

El que sol passar és que el rellotge local ia les necessitats existents per adaptar la seva fase a les dades imcomming. Aquest rellotge local normalment es deriva d'un oscil lador local.

El terme "alineació de rellotge" és més descriptiu.
Tornar al principi
Google
AdSense
Google Adsense




Post Desembre 15, 2004 5:46

Anuncis




Tornar al principi
aicer



Antiguitat: 20 octubre 2004
Missatges: 7


Post 18 desembre 2004 12:21

Rellotge i circuit de recuperació de dades de


De fet, igual que Andy1 saying.There solen ser un rellotge de referència en el rellotge del CDR molts design.reference podria millorar el temps d'adquisició i de disseny de circuit molt easier.In la meva tesi, disseny d'un CDR amb el rellotge referenceless. Vaig conèixer a moltes qüestions que no existirien en el CDR amb clock.So referència ... potser o ha de canviar la topologia de si pot o algú ho permetin.
Tornar al principi
Versió en àrab Versió búlgara Versió en català Versió txeca Versió danesa Versió alemanya Versió grega Versió Anglès Versió en espanyol Versió finlandesa Versió francesa Versió hindi Versió croat Versió indonèsia Versió italiana Versió hebrea Versió en japonès Versió coreana Versió lituana Versió letona Versió neerlandesa Versió noruega Versió polonesa Versió en portuguès Versió romanesa Versió russa Versió eslovaca Versió eslovena Versió sèrbia Versió sueca Versió en tagal Versió d'Ucraïna Versió en vietnamita Versió en xinès
Post new topic Reply to topic EDAboard.com Fòrums de discussió -> Analog Circuit Design -> Rellotge i circuit de recuperació de dades
Pàgina 1 de 1

subj

text

Totes les hores són GMT 1 Hora
Temes similars:
CLOCK i recuperació de dades? (9)
Del rellotge i la recuperació de dades (7)
de rellotge i la recuperació de dades (2)
Sobre el rellotge i la velocitat de recuperació (4)
Pregunta sobre el rellotge i la recuperació de les dades, gràcies. (3)
Del rellotge i la recuperació de dades de connexió en sèrie (4)
Com implimente un CDR (rellotge i de la recuperació de dades) els circuits. (8)
....? Rellotge de recuperació de dades (5)
Rellotge de Recuperació de Dades (3)
rellotge de recuperació de dades (1)


Abús | | Administrador | | Moderadors | | Suport a nosaltres | | Mapa del lloc
RSS tema