ASIC Metodologies i eines de disseny (digital)
ASIC (circuit integrat d'aplicació específica) metodologies de disseny de l'eina de disseny (simulador, síntesi ...) les qüestions relacionades amb

tags: disseny ASIC, FPGA bàsiques, bàsiques de l'empresa, enginyer bàsiques, ASIC VLSI, ASIC VHDL, DSP ASIC, ,
Moderador: Super Moderadors

Anar a pàgina 1, 2, 3 ... 295, 296, 297 Següent
Anar a la pàgina:
Publicar nou tema
Publicar nou tema
EDAboard.com Índex Fòrum -> Disseny ASIC Metodologies i Eines (digital)
Cerca:
Marcar tots els temes com a llegits
Temes Respostes Autor Reproduccions Darrer missatge
This topic is locked: you cannot edit posts or make replies. Anunci: TOTS ELS E-BOOKS AQUÍ seran esborrats! USUARIS serà avisat!
0 Kluge 3024 25 de març 2007 9:41
Kluge
No new posts Qui passa a dominar l'annex generació HDL món?
26 roger 1194 20 de maig 2009 15:51
herlambang
No new posts Ahb axi-pont
1 prashanthaditya 33 20 de maig 2009 15:13
jbeniston
No new posts Synopsys DC: elabo-922 (error) de% s requereix valor constant
0 omara007 18 20 de maig 2009 13:35
omara007
No new posts DFTC violacions! que m'ajudi!
4 dongdong209 86 20 de maig 2009 12:06
feel_on_on
No new posts I2C ajudar a aplicar
0 bradyue 18 20 de maig 2009 11:27
bradyue
No new posts farcit de les cèl lules:
13 dynamicdude 816 20 de maig 2009 11:14
hiral.kotak
No new posts inserció demora, esbiaixar, la latència
3 Engr 69 20 de maig 2009 11:12
hiral.kotak
No new posts Ajuda'm per SDIO
1 alpacinoliu 24 20 maig 2009 6:18
pini_1
No new posts Quin país té les millors oportunitats (de treball i de pagament) a VLSI
[ Goto page Anar a pàgina: 1, 2] 		40 kanagavel_docs 1779 20 maig 2009 5:07
rsqf
No new posts ncsim ajuda
0 bradyue 21 20 maig 2009 5:01
bradyue
No new posts Quina és l'opció preferida dels buffers de CTS?
2 sulabhv 72 20 maig 2009 4:36
ljxpjpjljx
No new posts ncxlmode ajuda
2 bradyue 51 20 maig 2009 4:20
bradyue
No new posts Portes CMOS - Orcades PSpice Simulació 9
0 ahmedkhalaf 33 20 maig 2009 0:28
ahmedkhalaf
No new posts SOC Trobada
5 kumar_eee 123 19 maig 2009 19:54
shankarmit
No new posts Verificació: SystemVerilog vs Specman (e) - de que a la part superior?
4 thinkver 123 19 maig 2009 12:35
thinkver
No new posts si per integrar la PI en el xip d'estalviar energia?
1 ys82 93 19 maig 2009 8:23
iphsu
No new posts Rellotge commutar la Zona VS
9 Zorbas-E -- 315 19 maig 2009 8:17
iphsu
No new posts Problema amb un registre en el modelatge Simulink
0 ifryd 33 19 maig 2009 0:57
ifryd
No new posts sobre les unitats d'energia en els informes de prime time
0 harlyluyar 39 18 de maig 2009 23:14
harlyluyar
No new posts LRU pitjors hipòtesis rendiment
4 uditkumar1983 78 18 de maig 2009 22:08
uditkumar1983
No new posts ncsim verilog carregat llista d'arxius
0 pini_1 18 18 de maig 2009 15:44
pini_1
No new posts BSD i SCAN inserir qüestió
3 HolySaint 111 18 de maig 2009 12:19
HolySaint
No new posts Necessiteu ajuda amb la verificació FIFO
9 netreg 222 18 maig 2009 8:39
netreg
No new posts Rellotge Arbre Síntesi: Rentamans Informes
2 hb_cancer 141 18 maig 2009 6:07
ljxpjpjljx
No new posts Ús de awk en perl
1 ashgun 72 18 maig 2009 1:01
Glisse
No new posts Base el consum d'energia inalámbrica números
0 omara007 36 17 maig 2009 2:55
omara007
No new posts en majúscules i minúscules problema Trobada
1 liushengwei 57 16 maig 2009 3:14
liushengwei
No new posts STA presentació
8 eda_man 1083 16 maig 2009 3:10
liushengwei
No new posts DTMF
0 m_mohanes 69 15 de maig 2009 16:37
m_mohanes
No new posts Com f \ parcel IV corba en mentor (ADK-daic) amb simulació ELDO
0 ramesh441 21 15 maig 2009 6:20
ramesh441
No new posts ajuda: disseny compilador queda sense memòria
4 xike 84 15 maig 2009 6:00
ljxpjpjljx
No new posts com trobar major entre 5 entrades a VHDL ......
0 ramz 60 15 maig 2009 2:01
ramz
No new posts disseny de 2D NOC Switch
0 ramz 18 15 maig 2009 1:07
ramz
No new posts Io estàndard
7 sharanbr 252 14 de maig 2009 14:02
mikersia
No new posts Dos cables de bons en el mateix marc de la coixinet i el plom
2 rikie_rizza 60 14 de maig 2009 11:41
rikie_rizza
No new posts Hi ha algun problema en un disseny amb una gran quantitat de cables?
5 win3y 153 14 maig 2009 8:11
win3y
No new posts Si us plau, recomanar un bon llibre verilog!
13 liletian 660 14 maig 2009 8:08
jvish
No new posts calendari violacions
3 badola 174 14 maig 2009 4:50
ljxpjpjljx
No new posts Insereix E / S PAD abans o després de DC
2 gaom9 156 14 maig 2009 4:36
gaom9
No new posts ISCAS'85 circuits de referència-es va ensorrar culpa llista necessari
2 rupsa 60 13 de maig 2009 18:06
rupsa
Publicar nou tema EDAboard.com Índex Fòrum -> Disseny ASIC Metodologies i Eines (digital) Totes les hores són GMT 2 Hores
Anar a pàgina 1, 2, 3 ... 295, 296, 297 Següent
Anar a la pàgina:
Pàgina 1 de 297
Dreceres ràpides:
Nous llocs Nous llocs No hi ha missatges nous No hi ha missatges nous Anunci Anunci
Missatges nous [Popular] Missatges nous [Popular] No hi ha missatges nous [Popular] No hi ha missatges nous [Popular] <a href='promote/index.html' target='_blank'> Promoure tema (-30 punts) </ a>